Presentado un procesador experimental de 48 núcleos

Un chip futurista de Intel podría redefinir cómo se fabrican los ordenadores y se programa el software, y en especial la manera en la que los consumidores interactúan con el ordenador y otros dispositivos personales en un mundo virtual inmerso en las tres dimensiones

Presentado un procesador experimental de 48 núcleos

3 diciembre 2009

Investigadores de Intel Labs Europe han anunciado un prototipo de procesador con 48 motores de cálculo en fase de pruebas que reconsidera muchos de los mecanismos que se utilizan hoy día para la fabricación de portátiles, sobremesas y servidores.

Esta cantidad de núcleos supone hasta veinte veces el número actual que se haya en los más potentes Intel Core, lo que inducirá a una serie de prestaciones casi inimaginables, entre ellas poder interactuar con la máquina a través del pensamiento.

Los detalles sobre la arquitectura y los circuitos de este chip, bautizado por sus bunnymen como el «single-chip cloud computer», serán publicados en un artículo para la Conferencia sobre Circuitos de Estado Sólido que se celebrará en el mes de febrero. En lo inmediato, Intel integrará prestaciones clave en una nueva línea de chips de marca Core durante 2010, además de presentar procesadores de seis y de ocho núcleos.

En red y de manera colaborativa

Intel cuenta con planes para elaborar un mínimo de cien chips experimentales para distribuirlos a docenas de colaboradores del sector y a universidades de todo el mundo, con el objetivo de desarrollar nuevas aplicaciones de software y modelos de programación para este tipo de procesadores multi-core/many-core. Una de las primeras instituciones europeas que van a recibir una muestra es el ETH Zurich (Suiza), para el desarrollo del proyecto Barrelfish dedicado al diseño de arquitecturas de sistemas operativos para ordenadores con múltiples núcleos y muchos núcleos.

Se trata de crear software capaz de dirigir de forma inteligente los datos para lograr la máxima eficiencia del chip multi-core, y así poder gestionar de forma dinámica los núcleos que se utilicen en una instrucción determinada, para ajustar al microsegundo el rendimiento y las necesidades energéticas a las demandas exactas de cada tarea.

Gracias a la arquitectura de este chip del futuro, se permitirá un considerable ahorro de consumo eléctrico, de espacio físico y de tiempo de proceso. Y lo más fabuloso es que los 48 núcleos de puerta de metal potásico high-k caben en una oblea del tamaño actual de los chips de silicio de 45 nanomilímetros.

Además de un procesamiento totalmente programable, los chips incorporan un verdadera circuito de alta velocidad que permiten ejecutar en paralelo ingentes cargas de trabajo y distribuir conjuntos de datos enormes. Basados en el funcionamiento de los grandes centros de cálculo distribuidos, un único chip puede crear una «nube» propia y reproducir el modelo de múltiples servidores conectados entre sí a lo largo del planeta, pero en el tamaño de un sello de correos. Los paquetes de datos sólo tienen que desplazarse unos milímetros sobre el chip, en vez de miles de metros a otro sistema informático.

El software de la aplicación puede utilizar esta red para pasar rápidamente en tan sólo unos microsegundos la información directamente entre los núcleos en cooperación, lo que reduce la necesidad de acceder a datos en la memoria más lenta del sistema fuera del chip. Además, las tareas relacionadas se pueden ejecutar en los núcleos próximos, pudiendo incluso pasar los resultados directamente de un núcleo al siguiente, como si fuera una cadena de montaje, para maximizar el rendimiento general. Asimismo, este control de software se amplía con la posibilidad de gestionar el voltaje y la velocidad de reloj. Los núcleos pueden desconectarse y activarse o cambiar sus niveles de rendimiento, para adaptarse continuamente y utilizar la energía mínima necesaria en un momento dado.

El ahorro de energía, multiplicado por la reducción de máquinas empleadas y su tamaño físico, exigirá dimensionar de nuevo los centros de hosting, algo que a largo plazo agradecerá la Naturaleza. Esta red de alta velocidad «inside» del chip, funcionará con una extraordinaria eficiencia energética a tan sólo 25 vatios en modo de inactividad, o 125 vatios cuando funcionen a máximo rendimiento (lo que implica un consumo parecido al de los procesadores actuales y equivale al gasto de dos bombillas).

Inteligencia artificial y mind-tracking

Las aplicaciones que se podrían derivar de esta extraordinaria potencia de cálculo invita a soñar con disfrutar de unas lecciones de baile virtuales con un entrenador personal a escala humana, asistir a conciertos de música en vivo o representaciones teatrales como si estuviéramos en el backstage con un pase VIP, o ir de compras por las tiendas más fashion y poder probarse modelitos delante de un espejo 3D sin salir de la habitación de casa. Seguramente, este tipo de interacción podría eliminar la necesidad de teclados, ratones y mandos para juegos. Algunos investigadores piensan que los ordenadores incluso van a poder leer las ondas del cerebro, por lo que tan sólo deberemos pensar en un comando como, por ejemplo, dictar palabras para realizar esa tarea sin tan siquiera hablar.

Con el tiempo, estas implementaciones de laboratorio se irán incorporando a los dispositivos de uso general, de la misma forma que la tecnología automovilística de la Fórmula-1 (como el control electrónico del motor EDS o el sistema de frenos anti bloqueo ABS) ya puede encontrarse en los vehículos de serie actuales. El objetivo último es poder ampliar los chips futuros a decenas o miles de núcleos.

Realidad virtual y realidad aumentada

Los investigadores de Intel Labs Europe, sito en Braunschweig (Alemania), han contado con la colaboración también de sus colegas en los centros de I+D en Bangalore (India) y Hillsboro (Oregón, EE.UU.) dentro del Programa de Investigación Informática de Teraescala, así como de ingenieros de Hewlett-Packard y del Open Cirrus de Yahoo!, que han aunado esfuerzos para llevar modelos de aplicaciones distribuidas y servicios web basados en el cloud-computing al chip de 48 núcleos.

Para ello se ha utilizado Hadoop, un marco de software de Java que ofrece gran escalabilidad ante el manejo de masivas cantidades de datos. En lo que respecta al hardware, se ha trabajado en hacer que los núcleos se comunicasen con la menor latencia posible, mientras que el controlador de memoria era simplificado al máximo para lograr esa eficiencia energética. El equipo alemán fue responsable de la validación de todo el chip, y aplicó su propia tecnología de emulación del procesador para permitir a los equipos de todo el mundo probar los conceptos de software y hardware antes de fabricar físicamente el chip. Este proceso redujo el tiempo de diseño a, aproximadamente, la mitad, además de acelerar el desarrollo de software.

Temas Relacionados